1. Kondisi[Kembali]

Percobaan 1 Kondisi 2

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=clock

Percobaan 2 Kondisi 19

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=1, B2=clock


2. Gambar Rangkaian Simulasi[Kembali]


Gambar 1.Percobaan 1 Kondisi 2






Gambar 2.Percobaan 2 Kondisi 19




3. Video Simulasi[Kembali]










Rangkaian 1
Flip-flop JK bekerja berdasarkan logika JK:
  • Jika J = 0 dan K = 0, maka output Q tidak berubah (tetap sama).Jika J = 0 dan K = 1, maka output Q akan reset (Q = 0).
  • Jika J = 1 dan K = 0, maka output Q akan set (Q = 1).
  • Jika J = 1 dan K = 1, maka output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).
  • Peran Clock (CLK):

    • Flip-flop JK memerlukan sinyal jam (clock) untuk melakukan perubahan pada output. Sinyal ini mengatur kapan flip-flop akan membaca nilai input J dan K untuk menentukan output.
    • Pada gambar, terlihat sinyal clock dikontrol oleh sumber yang berasal dari blok dengan simbol gelombang persegi (X). Sinyal ini memberikan timing untuk perubahan status flip-flop.
  • H3 dan H4: Sebagai input untuk flip-flop U1
    , yang akan mempengaruhi output dari flip-flop tersebut.
  • H6 dan H7: Sebagai output dari flip-flop U2
    , yang akan berubah sesuai dengan sinyal input J dan K yang diterima dari switch dan sinyal clock.
  • Tombol-tombol pada posisi B0, B1, B2, B4, B5, B6 digunakan untuk mengatur logika level pada input J dan K flip-flop. Dengan menekan tombol, pengguna bisa mengubah status dari 0 ke 1 atau sebaliknya, sehingga mempengaruhi operasi flip-flop secara langsung.
  • Saat sinyal clock diterima, flip-flop akan mengevaluasi nilai J dan K dan mengubah status output Q dan Q‾ sesuai dengan tabel kebenaran JK flip-flop. Perubahan output ini akan mempengaruhi sinyal pada H6 dan H7, tergantung pada input yang diterima.
    • Rangkaian 2

    T flip-flop bekerja berdasarkan mode Toggle, di mana output akan berubah (beralih antara 0 dan 1) setiap kali ada sinyal clock yang aktif, jika input T (yaitu J dan K) bernilai 1. Berikut adalah penjelasan logika:

    • Jika T = 0, maka output Q tetap sama (tidak berubah).
    • Jika T = 1, maka output Q akan toggle (berubah dari 0 ke 1 atau dari 1 ke 0) setiap kali ada sinyal clock.
  • Switch B0, B1, B2 digunakan untuk menentukan logika yang akan diberikan ke input J dan K dari flip-flop. Karena J dan K disambungkan bersama, maka ini menciptakan konfigurasi T flip-flop.
  • Jika saklar diatur untuk memberikan logika 1 (HIGH) ke input J dan K, flip-flop akan berada dalam mode toggle setiap kali menerima sinyal clock.
  • Jika saklar diatur untuk memberikan logika 0 (LOW) ke input, flip-flop tidak akan mengubah outputnya meskipun ada sinyal clock.
  • Pada pin CLK (pin 1) flip-flop, sinyal clock diterima dari sumber eksternal. Setiap kali sinyal clock berubah dari LOW ke HIGH (rising edge), flip-flop akan memeriksa nilai pada input J dan K (yang sudah disatukan menjadi input T).
  • Jika T = 1, flip-flop akan toggle output Q dan Q'
  • T Flip-Flop dalam rangkaian ini akan bekerja untuk mengubah outputnya (toggle) setiap kali sinyal clock diterima, hanya jika input T (J dan K) bernilai 1.
  • Jika input T bernilai 0, output tidak akan berubah meskipun clock aktif.






    • 5. Link Download[Kembali]
    Rangkaian percobaan [klik di sini]
    Datasheet NOT [klik di sini]
    Datasheet AND [klik di sini]
    Datasheet OR [klik di sini]
    Datasheet XOR [klik di sini]


     


    Komentar

    Posting Komentar